피드로 돌아가기
Dev.toInfrastructure
원문 읽기
AI 数据中心网络演进中铜（Copper）与板载共封装光学（CPO - Co-Packaged Optics）
448G 시대 Copper 한계 극복을 위한 CPO 기반 초거대 GPU 클러스터 설계
AI 요약
Context
단일 채널 200Gbits/s 초과 시 Copper 전송 거리 2m 미만으로 제한되는 물리적 한계 직면. 기존 Pluggable Transceiver는 DSP로 인한 고전력 소모와 150~200ns의 높은 Latency가 병목 지점으로 작용.
Technical Solution
- DSP 제거를 통한 전력 효율 및 Latency 최적화를 목표로 Optical Engine을 ASIC 패키지 내부로 통합하는 CPO 구조 설계
- SerDes를 통한 신호 변환 단계까지 제거한 Interposer 기반 Parallel Integration으로 데이터 전송 효율 극대화
- Hybrid Bonding 및 3D Stacking 기술을 적용하여 Optical Engine을 칩 상하단에 직접 배치하는 최상위 계층 구조 구현
- Scale-out 네트워크의 유지보수성 저하 문제를 해결하기 위해 NPO(Near Packaging Optics)를 통한 단계적 전환 전략 채택
- NVL72의 Copper Backplane과 CPO 광학 인터커넥트를 결합하여 576장 이상의 GPU를 단일 리소스 풀로 묶는 Hybrid Scale-up 아키텍처 구축
실천 포인트
- 데이터 전송 속도 증가에 따른 신호 감쇄 및 SNR 저하 구간을 정밀 분석하여 Optical Engine 배치 최적 지점 선정 - CPO 도입 시 Vendor Lock-in 및 단일 지점 장애로 인한 모듈 전체 교체 비용(OPEX)과 성능 이득 간의 Trade-off 검토 - 차세대 인터커넥트 설계 시 PAM4에서 PAM6/8로의 변조 방식 변경에 따른 전송 거리 단축 가능성 사전 반영