피드로 돌아가기
Zettascale (YC S24) Is Hiring Founding FPGA Engineers
Hacker NewsHacker News
Infrastructure

AGI/ASI 구현을 위한 저전력 고효율 XPU AI 가속기 설계

Zettascale (YC S24) Is Hiring Founding FPGA Engineers

2026년 6월 4일2분advanced

AI 요약

Context

기존 AI 컴퓨팅 인프라의 막대한 전력 소모와 인프라 의존성 문제를 해결해야 하는 상황. 고성능 AI 연산을 지원하면서도 전력 인프라의 제약을 최소화하는 차세대 AI 칩 설계가 필요함.

Technical Solution

  • PPA(Power, Performance, Area) 최적화를 통한 효율적 AI Compute Engine 설계
  • Latency와 Throughput 간의 Trade-off 분석을 통한 Clean Microarchitecture 구현
  • HBM, CXL, PCIe 등 High-speed Interface 통합을 통한 메모리 대역폭 병목 해결
  • HW/SW Boundary 최적화를 위한 Driver 및 Firmware 수준의 성능 프로파일링 적용
  • RTL 수준의 CDC/RDC 검증 및 SDC Constraints 기반의 정밀한 Timing Closure 달성
  • Synthesizable RTL 설계를 통한 ASIC 구현 및 FPGA Prototype 기반의 빠른 검증 사이클 구축

실천 포인트

1. AI 가속기 설계 시 Compute Datapath와 Memory Subsystem의 대역폭 정합성 검토

2. PPA 타겟 달성을 위한 RTL Linting 및 CDC/RDC 검증 프로세스 자동화

3. HW/SW Co-design 관점에서 Driver 및 커널 모듈의 오버헤드 분석

4. 고속 인터페이스 IP 통합 시 물리적 레이아웃과 타이밍 제약 사항의 선제적 정의

태그

#AI Accelerator#XPU#PPA#RTL#FPGA
원문 읽기