Quine-McCluskey 최적화로 IBM Heron r2 양자 회로 Depth 83% 절감

Context

양자 컴퓨팅 환경에서 8-valued discrete logic 구현 시 발생하는 높은 Circuit Depth와 Noise 간섭이 주요 병목 지점임. 특히 v0.5 버전의 AND/OR 비대칭성으로 인한 낮은 Fidelity와 과도한 게이트 수가 시스템 안정성을 저해함.

Technical Solution

• K-map 및 Quine-McCluskey 알고리즘을 적용한 minimum-SOP Boolean simplification 수행
• Inclusion-exclusion XOR layering 기법을 통한 논리 구조 최적화
• F11 Engineering-Correctable Relaxation Bias 식별을 통한 하드웨어 오차 보정
• 3-qubit basis encoding 기반의 8-valued logic primitive 설계
• FPGA(Tang Nano 9K, Tang Console 138K), Aer simulator, IBM Heron r2를 활용한 Four-substrate cross-verification 체계 구축
• 9-qubit unitary의 하드웨어 한계를 극복하기 위해 multi-controlled Toffoli ladders 구조로의 대체 설계 검토

Impact

• 평균 Post-transpile Depth 2443에서 422로 83% 감소
• 평균 Fidelity 0.3182에서 0.7302로 41.20 pp 상승
• Pass rate 18/32에서 32/32로 100% 달성
• wall-clock time 22.2 sec 기록

Key Takeaway

물리적 하드웨어의 제약(Noise, Depth)이 심한 환경에서는 고수준 논리 설계 단계에서 Quine-McCluskey와 같은 불 대수 최적화를 통해 연산 복잡도를 물리적으로 낮추는 것이 성능 향상의 핵심임.