AMD가 두 개의 CCD에 SRAM 타일을 장착해 L3 캐시를 128MB에서 192MB로 확대한 Ryzen 9 9950X3D2 출시

Context

AMD의 기존 고성능 CPU는 16개 코어 중 절반이 V-Cache를 갖추지 않아 특정 워크로드에서 성능 저하가 발생했다. 게이밍과 프로덕션 워크로드 간 성능 트레이드오프로 인해 단일 CPU로 두 영역을 모두 최적화할 수 없었다.

Technical Solution

• L3 캐시 구조 변경: 기존 128MB(단일 CCD 64MB SRAM)에서 192MB로 확대(양쪽 CCD에 각각 64MB SRAM 타일 장착)
• SRAM 타일 배치 재설계: 다이 상단에서 하단으로 이동해 발열 특성 개선
• 코어 파킹 기능 유지: 양쪽 CCD 모두 V-Cache 장착 후에도 크로스 다이 통신 최소화를 위해 절반의 코어를 비활성화
• 클록 속도 조정: 기본 4.3GHz, 최대 부스트 5.6GHz(단일 V-Cache 9950X3D의 5.7GHz 대비 100MHz 감소)

Impact

프로덕션 워크로드에서 단일 V-Cache 장착 9950X3D 대비 5~13% 성능 향상. 게이밍 성능은 유지하면서 3D 렌더링, 코드 컴파일, AI, 데이터 과학 작업에서 추가 성능 확보.

Key Takeaway

멀티 다이 설계에서 비대칭적 리소스 배치(한쪽만 캐시)는 코어 파킹 같은 복잡한 조정을 유발하지만, 양쪽 다이에 동일 리소스를 배치하면 대칭성으로 구조적 제약을 줄이면서도 성능 이득을 확보할 수 있다.