Seiko Gate Array 분석을 통한 IBM MCGA 비공개 기능 및 하드웨어 로직 복원

IBM MCGA Gate Array Reverse Engineering

2026년 6월 27일6분advanced

AI 요약

Context

IBM PS/2 모델의 저가형 비디오 칩셋인 MCGA의 내부 동작 원리를 파악하기 위해 하드웨어 리버스 엔지니어링 수행. 공식 기술 매뉴얼에서 Reserved로 처리된 비공개 레지스터와 게이트 어레이의 물리적 레이아웃 분석을 통한 시스템 동작 검증 필요.

2um CMOS 공정 및 2 Metal Layer 구조의 Seiko SLA6430/SLA6330 Gate Array 물리적 분석
Memory Controller(72X8300)와 Video Formatter(72X8205)의 역할 분리를 통한 데이터 흐름 파악
BC(Basic Cell) 단위의 트랜지스터 배치 및 Metal 1/2 연결망 추적을 통한 Netlist 추출
Reserved 비트 분석을 통한 외부 HSYNC/VSYNC Genlock 모드 및 14.318MHz Alternate Clock 제어 로직 발견
Manufacturing Test Register 분석을 통한 RAMDAC 및 VRAM 데이터 경로의 직접적인 하드웨어 디버깅 인터페이스 식별
KiCAD를 활용한 레이아웃-회로도 역매핑 및 Verilog 변환 가능 구조 설계

실천 포인트

1. 공식 문서의 Reserved 비트가 실제 하드웨어의 특정 기능(Genlock, Clock 변경 등)과 연결되었을 가능성 검토

2. Gate Array 분석 시 Metal Layer 간의 연결 제약(Contact Point)을 우선 정의하여 분석 복잡도 감소

3. 물리적 레이아웃의 대칭성 및 Mirroring 구조를 파악하여 Footprint 정의 효율화

태그