피드로 돌아가기
The RegisterInfrastructure
원문 읽기
PCIe 8.0, 256 GT/s 전송률 통한 1 TB/s 대역폭 달성
Official PCIe 8.0 draft aims for 1 TB/s data rate
AI 요약
Context
AI 및 Quantum Computing 시장 확대에 따른 초고대역폭 및 저지연 데이터 전송 수요 증가. 기존 PCIe 세대의 선형적 대역폭 확장 한계와 Nvidia NVLink 같은 독점 기술의 시장 지배력 대응 필요.
Technical Solution
- 256 GT/s raw bit rate 설계를 통한 전 세대 대비 대역폭 2배 확장
- 16-lane 구성 시 양방향 1 TB/s 데이터 전송 속도 확보
- PAM4(Pulse Amplitude Modulation 4-level) signaling 유지를 통한 신호 전송 효율 최적화
- Flit-based encoding 기반의 256-byte 패킷 구조 및 FEC(Forward Error Correction) 적용으로 저지연 고효율 전송 구현
- Unordered I/O(UIO) 도입을 통한 데이터 센터 인프라 내 데이터 흐름 최적화 및 유연성 확보
Impact
- 전송 속도: 128 GT/s(PCIe 7.0)에서 256 GT/s(PCIe 8.0)로 100% 향상
- 최대 대역폭: 16-lane 기준 bi-directionally 1 TB/s 달성
- 표준 확정 일정: 2028년 Full release 예정
Key Takeaway
물리적 전송 계층의 한계를 극복하기 위해 단순 클럭 상향이 아닌 PAM4 signaling과 Flit-based encoding 같은 인코딩 효율화 전략을 지속적으로 채택함.
실천 포인트
- AI 가속기 및 고성능 스토리지 설계 시 PCIe 세대별 대역폭 로드맵 확인 - 저지연 통신 구현을 위한 FEC 및 Flit-based 패킷 구조의 오버헤드 검토 - 특정 벤더 종속적인 인터커넥트 기술(NVLink 등)과 표준 인터페이스(PCIe UIO)의 성능 Trade-off 분석