피드로 돌아가기
Hacker NewsInfrastructure
원문 읽기
25개 Virtual Processor 기반 Multi-threaded IOP 설계
Examining circuit boards from the Space Shuttle's I/O Processor
AI 요약
Context
마이크로프로세서 보급 전의 환경에서 수천 개의 센서와 엔진 제어를 위한 고신뢰성 시스템 요구. CPU의 연산 부하를 분산하고 방대한 I/O 처리를 효율화하기 위해 별도의 I/O Processor(IOP) 구조를 채택함.
Technical Solution
- CPU와 독립된 Programmable Computer 형태의 IOP를 설계하여 I/O 처리 병목 제거
- 단일 물리 프로세서 상에 25개 Virtual Processor를 구현한 초기 Multi-threaded 아키텍처 적용
- MIA(Multiplexer Interface Adapter) 페이지를 통한 24개 고속 네트워크 연결 및 신호 변환
- Hybrid Module(세라믹 웨이퍼 기반) 도입으로 아날로그 회로의 크기 축소 및 항공우주급 신뢰성 확보
- Transformer 기반의 전기적 Isolation 설계를 통한 전자기 간섭(EMI) 차단 및 임피던스 매칭
- Microcode를 금속 퓨즈(Fuse) 방식으로 하드웨어에 직접 기록하여 명령어 실행의 결정성 확보
실천 포인트
1. 고부하 I/O 처리가 필요한 시스템에서 메인 연산 유닛과 인터페이스 유닛의 물리적/논리적 분리 검토
2. 하드웨어/소프트웨어 인터페이스 설계 시 신호 왜곡 방지를 위한 Isolation 레이어 존재 여부 확인
3. 극한 환경의 신뢰성 확보를 위해 추상화 단계가 낮은 Microcode나 하드와이어드 로직의 효용성 분석