피드로 돌아가기
The RegisterInfrastructure
원문 읽기
18A 공정 안정화를 통한 14A 가속화 및 AI 추론 시장 대응
Intel bit off more than it could chew with 18A process node
AI 요약
Context
Intel 18A 공정 도입 초기 단계에서 성능 최적화와 수율 개선을 동시에 추진함에 따른 리소스 분산 및 개발 지연 발생. 과도한 목표 설정으로 인해 2024년 말 예정이었던 양산 일정이 2025년으로 밀리는 병목 현상 직면.
Technical Solution
- Performance Stabilization 우선 전략을 통한 수율 개선 단계의 순차적 분리 설계
- 외부 벤더와의 Data Sharing 확대를 통한 Yield 분석 피드백 루프 최적화
- 18A에서 구현한 Gate-All-Around(GAA) 및 Backside Power 기술의 14A 공정으로의 수평 전개
- AI Inference 워크로드 수요 대응을 위한 CPU 공급망 램프업 가속화
- 장기 공급 계약을 통한 Capacity Planning의 예측 가능성 확보 및 리스크 관리
실천 포인트
1. 성능(Performance)과 수율(Yield)처럼 상충하는 목표가 있을 때, 단계적 안정화 우선순위를 설정했는가?
2. 내부 데이터 폐쇄성으로 인해 외부 전문 벤더의 최적화 피드백을 차단하고 있지는 않은가?
3. 신규 기술 도입 시 'Fast-follow' 전략을 위해 이전 세대의 검증된 아키텍처 요소를 재사용하도록 설계했는가?