CERN, 초소형 AI 모델을 FPGA에 내장해 실시간 LHC 데이터 필터링 수행

Context

LHC(Large Hadron Collider)의 트리거 시스템은 초당 4천만 건의 충돌 이벤트를 처리해야 하지만, 모든 데이터를 저장할 수는 없다. 기존 FPGA 기반 하드코딩 로직은 새로운 물리 현상에 대한 적응성이 제한적이다.

Technical Solution

• VAE(Variational Autoencoder) 기반 AXOL1TL 모델 → FPGA fabric에 하드와이어드된 가중치로 40MHz에서 2클럭 내 추론 수행
• CICADA 모델 → 교사-학생 구조로 이상 탐지 점수를 지도 학습 증류
• VICREG 블록 추가(v5 이후) → 자기지도 학습 특성 학습 강화
• HG-Cal readout 프로젝트 → 실제 실리콘 타깃에 ASIC 설계 진행 중

Impact

4000만 Hz 입력을 40MHz 레이트로 필터링하여 저장 가능한 데이터량으로 축소

Key Takeaway

FPGA 기반 신경망은 LLMs와 달리 하드웨어 제약(지연, 결정성, 전력 예산, 극단적 부하 안정성)을 우선시하며, "AI"는 마케팅 용어보다 추론 전용 상태기계에 가깝다.