IR Drop 30% 절감, 칩 후면 전력 공급망(BSPDN)의 혁신

Context

반도체 전면부에 신호 배선과 전력 배선이 공존하는 구조. 전력 레일이 차지하는 면적으로 인해 신호 라우팅 공간이 부족한 병목 현상 발생. 전력 전달 경로가 길어지며 전압 손실인 IR Drop 심화.

Technical Solution

• 전력 배선망을 칩 전면에서 후면으로 완전히 분리하는 BSPDN(Backside Power Delivery Network) 설계
• 웨이퍼를 얇게 연마한 후 뒤집어 전력 그리드를 배치하는 공정 적용
• Nano-TSV(nTSV)를 통해 실리콘 기판을 관통하여 트랜지스터에 전력을 직접 공급하는 방식
• 전면부의 전력 레일을 제거하여 확보한 공간을 신호 라우팅 및 로직 밀도 향상에 활용
• RibbonFET(GAA) 구조와 PowerVia 기술을 결합하여 전력 효율과 성능을 동시에 최적화

Impact

• IR Drop 30% 감소
• 클록 주파수 6% 향상
• 표준 셀 활용도 5-10% 개선

Key Takeaway

기존의 전면 집중식 설계를 탈피해 유휴 공간인 칩 후면을 활용함으로써 물리적 배선 한계를 극복한 패러다임 전환 사례.