피드로 돌아가기
The RegisterInfrastructure
원문 읽기
288코어 초고밀도 설계를 통한 Agentic AI 인프라 최적화
If cores are what agents crave, Intel's new Clearwater Xeon 6+ might just quench their thirst
AI 요약
Context
Agentic AI의 부상으로 수백 개의 API 요청과 코드 실행을 처리하는 CPU 코어 수요 급증. 기존 P-core 중심 아키텍처는 개별 코어 성능은 높으나 다수 요청을 동시에 처리해야 하는 고밀도 워크로드에서 면적 및 전력 효율 한계 직면.
Technical Solution
- 18A 공정 기반 24코어 타일 12개를 배치한 Multi-tile 구조 설계를 통한 최대 288코어 구현
- AVX-512, AMX 및 Hyperthreading을 제거한 Darkmont E-core 채택으로 Die Area 최소화 및 코어 밀도 극대화
- Intel 3 공정의 메모리 컨트롤러 및 L3 캐시 타일을 하단에 적층한 Advanced Packaging 적용
- 기존 Xeon 6900P 시리즈의 I/O Die를 재사용하여 OEM의 신규 플랫폼 개발 비용 제거 및 보드 호환성 확보
- 16종의 전용 하드웨어 Accelerator를 I/O Die에 내장하여 암호화, 데이터 이동, 부하 분산 처리 효율 최적화
- DDR5 8000 MT/s 12채널 지원을 통해 코어당 2.5~5 GB/s의 Memory Bandwidth 확보
Impact
- 단일 소켓 기준 최대 288코어 제공 (Nvidia Vera 대비 +200코어, Arm AGI CPU 대비 2배 이상)
- 이전 세대 E-core Xeon 대비 IPC 17% 향상 및 부스트 클럭 속도 개선
- 단일 Clearwater Forest 시스템으로 기존 2세대 Xeon Scalable 서버 9대 대체 가능
- TDP 330W에서 450W 범위의 다양한 SKU 제공
Key Takeaway
특정 워크로드(Agentic AI)에서 개별 코어의 Peak 성능보다 처리량(Throughput)과 밀도가 중요할 경우, 복잡한 명령어 집합을 제거하고 코어 수를 극대화하는 Trade-off 전략이 유효함.
실천 포인트
- 워크로드 분석 시 AVX-512와 같은 벡터 연산 필요 여부를 확인하여 E-core 기반 고밀도 서버 도입 검토 - Latency-sensitive 작업은 P-core 제품군을, Throughput-oriented 작업은 E-core 제품군으로 분리하는 계층형 인프라 설계 - Memory Bandwidth per Core 수치를 계산하여 CPU 코어 증설이 실제 성능 향상으로 이어지는지 병목 지점 검증