Single-Pass 역순 빌드 알고리즘을 통한 IP Endianness 변환 최적화

Context

Network Byte Order(Big-Endian) 데이터를 x86/x64의 Little-Endian 환경에서 처리할 때 발생하는 바이트 순서 역전 현상 분석. 기존 고수준 언어의 inet_ntoa() 의존성 없이 Pure Assembly 환경에서 IP 주소를 ASCII 문자열로 변환하는 과정의 병목 지점 식별.

Technical Solution

• Big-Endian IP 데이터를 Little-Endian 레지스터로 로드 시 발생하는 데이터 스크램블 현상을 해결하기 위한 바이트 단위 추출 설계
• 표준적인 '변환 후 문자열 반전' 방식의 2-Pass 구조를 제거하고, 읽기와 쓰기를 동시에 역순으로 처리하는 Single-Pass Backward Build 알고리즘 도입
• AX 레지스터의 DIV 연산 시 AH(나머지)와 AL(몫)의 간섭을 방지하기 위한 정밀한 레지스터 관리 및 Zeroing 처리
• sockaddr_in 구조체의 오프셋 7부터 4까지 역순으로 읽고, 15바이트 출력 버퍼의 끝에서 시작점으로 역순 저장하여 자연스러운 좌우 정렬 구현
• 마지막 옥텟 처리 시 조건문을 통한 점(.) 구분자 삽입 제어로 불필요한 문자 제거 및 버퍼 오버런 방지