Opaque Type 기반 Register 설계로 23-byte 불변성 보장 및 SIMD 구조 구현
Registers, Lanes, and Berry Phase: Lifting Siunertaq from Batch Graphs to the Complex Plane
Registers, Lanes, and Berry Phase: Lifting Siunertaq from Batch Graphs to the Complex Plane
Why TPUs Aren't Popular (Even Though They're Cheaper Per Token)
Rust-to-PTX 직접 컴파일로 CUDA 메모리 안전성 확보
TileTensor 기반 병렬 연산 최적화로 하드웨어 가속 구현