3nm 공정 기반 102.4 Tbps 스위치로 AI 전력 효율 25% 개선

Marvell enters the AI network fray with 102.4 Tbps switch silicon

2026년 6월 2일3분advanced

AI 요약

Context

GPU 랙 전력이 120 KW에 도달하며 데이터센터 내 전력 밀도 한계 직면. 기존 네트워크 스위치의 Legacy 요소로 인한 전력 낭비와 계층 구조로 인한 Latency 증가가 AI 학습 및 추론의 병목 지점으로 작용.

3nm 공정 기반 Monolithic Device 설계를 통한 불필요한 Legacy 요소 제거 및 Die Area 최적화
512-port Radix 지원을 통한 네트워크 계층 통합 및 Topology Flattening으로 Latency 최소화
Programmable Pipeline Architecture 채택을 통한 ESUN, UEC 등 다양한 Scale-up Fabric 프로토콜 유연한 수용
BGA, CPC, CPO 등 다양한 패키징 옵션을 제공하여 연결 환경에 최적화된 물리 계층 구성
AI 전용 Purpose-built 설계를 통한 Deterministic Performance 구현 및 전력 소비 효율 극대화

실천 포인트

1. 하드웨어 설계 시 Legacy 기능을 과감히 제거하여 전력 및 면적 효율을 높이는 Purpose-built 전략 검토

2. 네트워크 홉 수를 줄이기 위해 Radix를 확장하고 계층 구조를 단순화하는 Flattening 설계 적용

3. 향후 프로토콜 변경에 대응할 수 있도록 Programmable Pipeline 구조를 도입하여 유연성 확보

태그